FTL11639 既可作为重置移动设备的计时器，又可作为先进负载管理器件，用于需要高度集成解决方案的应用。
若移动设备关闭，保持 /SR0 低电平（通过按下开启键）38 ms ±20% 能够开启 PMIC。
作为一个重置计时器，FTL11639 有一个输入和一个固定延迟输出。 它通过断开 PMIC 与电池电源的连接，产生一个 11.5 s ±20% 的固定延迟。 FTL11639 不接受新输入信号 400 ms ±20%，使 PMIC 有足够的时间关闭。
连接一个外部电阻到 DELAY_ADJ 引脚，可以自定义重置延迟。
作为一个先进负载管理开关，FTL11639 断开具有严格关断状态电流目标和较高负载电容的（高达 200 µF）负载（由 DC 电源轨 (<6 V) 供电）的连接。 FTL11639 包含一个压摆率控制的低阻抗 MOSFET 开关（4.5 V 时的典型值为 21 mΏ），该开关具有格外低的关断状态漏极电流（典型值为<0.2 µA），有助于符合待机功耗要求。 压摆率控制的打开特性可防止电源轨上产生浪涌电流及过大的电压降。
低 I
能实现直接与更低压的芯片接口，在保证低功耗的同时无需外部转换。
该器件采用先进、完全“绿色”的 1.31 mm x 1.62 mm 晶圆级芯片尺寸封装 (WLCSP)，可提供卓越的导热性、小封装尺寸和低电阻，应用广泛。

• 出厂自定义导通时间： 38 ms
• 出厂自定义关断延迟： 900 ms
• 出厂已编程重置延迟： 11.5 s
• 出厂已编程重置脉冲： 400 ms
• 低<0.2 µA 典型关断电流
• 关断引脚关闭负载开关以维持运输和存储期间的电池电荷（出箱即可用）
• 典型 R
• ： 21 mΩ（典型值），需 V
• = 4.5 V
• 3.8 A/ 4.5 A 最大持续电流（JEDEC 2S2P、无 VIA/有热 VIA）
• 通过一个外部电阻实现可调重置延迟（可选）
• 低 I
• 节省与低压芯片接口的功率
• 输入电压工作范围： 1.2 V 至 5.5 V
• 过压保护： 允许输入引脚 > VBAT
• 压摆率/浪涌控制，t
• ： 2.7 ms（典型值）
• 输出电容放电功能
• 符合 IEC61000-4-2，4 级标准的 SYS_WAKE 引脚
• 0 秒测试模式使能
• 8 kV HBM ESD（根据 JESD22-A114）
• 静电放电保护：
• 2 kV CDM（根据 JESD22-C101）
• 10 kV HBM ESD（引脚对引脚，V
• 与 V
• ）