FIN1217 和 FIN1215 可将 21 位宽并行 LVTTL（低压 TTL）数据转换为三个串行 LVDS（低压差分信号）数据流。 锁相传输时钟通过独立的 LVDS 链路与数据流并行传输。 在每个传输时钟周期内，采样并传输 21 位输入 LVTTL 数据。FIN1218和FIN1216接收这三个串行LVDS数据流并转换回21位LVTTL数据。 表 1 为所提供的串并/并串转换器的汇总表。 对于 FIN1217，在 85MHz 的传输时钟频率时，每个 LVDS 通道上以 595 Mbps 的速率传输 21 位 LVTTL 数据。这些芯片组解决了与宽型高速 TTL 接口相关的 EMI 和线缆尺寸问题。

• 低功耗
• 20 MHz到85 MHz移位时钟支持
• 接收器时钟输出具有50%占空比
• 约1.2V的±1V共模范围
• 窄总线减小了线缆尺寸和成本
• 高吞吐速率（最高可达1.785 Gbps）
• 每通道最高可达595 Mbps
• 内部PLL，无外部组件
• 兼容TIA/EIA-644规格
• 器件以48引线TSSOP封装提供