优势和特点

  新型快速建立小数N分频PLL结构

  单个PLL可取代乒乓式频率合成器

  在5 µs内完成整个GSM频段上的跳频，相位建立时间为20 µs

  相位误差：0.5°均方根值（2 GHz RF输出）

  数字可编程输出相位

  RF输入范围最高可达3.5 GHz

  三线式串行接口

  片内低噪声差分放大器

  相位噪声品质因数：–216 dBc/Hz

  利用ADIsimPLL可实现环路滤波器设计

  通过汽车应用认证

产品详情

ADF4193频率合成器可以用来在无线接收机和发射机的上变频和下变频部分实现本振，其结构经过特别设计，符合基站的GSM/EDGE锁定时间要求。它由低噪声数字鉴频鉴相器(PFD)和精密差分电荷泵组成。还有一个差分放大器，用来将电荷泵的差分输出转换为外部电压控制振荡器(VCO)的单端电压。

Σ-Δ型小数插值器与N分频器一起使用，能够实现可编程模数小数N分频。此外，4位参考(R)分频器和片内倍频器允许PFD输入端的参考信号(REFIN)频率为可选值。如果频率合成器与外部环路滤波器和VCO一起使用，则可以实现完整的锁相环(PLL)。开关结构确保PLL能在GSM时隙保护期间内建立，而无需第二PLL及相关的隔离开关。与以前的乒乓式GSM PLL结构相比，这种结构能节省成本，降低复杂度，减小PCB面积，并减少屏蔽和特性测试工作。

应用 - GSM/EDGE基站 - PHS基站 - 仪器仪表和测试设备